Amd Zen 2 aurait le double du cache L3 selon Sandra

La mise en cache est une partie très importante des processeurs modernes, et un changement majeur dans cette partie de la puce signifie généralement que de grandes améliorations sont apportées au processeur global. SANDRA souligne de fortes modifications du cache Zen 2 L3.

SANDRA cible 32 Mo de cache L3 pour chaque chiplet Zen 2 à 8 cœurs

Une entrée dans la base de données SANDRA de SiSoft affiche des données sur un processeur AMD EPYC AMD et met en lumière la hiérarchie du cache pour ce modèle. Chaque processeur EPYC Rome à 64 cœurs est composé de huit puces Zen 2 à huit cœurs fabriquées à 7 nm, qui convergent en un contrôleur d'E / S fabriqué à 14 nm. Ce contrôleur est responsable de la gestion de la mémoire et de la connectivité PCIe du processeur. Le résultat mentionne la hiérarchie du cache, avec 512 Ko de cache L2 dédié par cœur et «16 x 16 Mo de cache L3». Pour le Ryzen 7 2700X, SANDRA lit le cache L3 comme "2 x 8 Mo L3", correspondant à la quantité de 8 Mo L3 par CCX.

Nous vous recommandons de lire notre article sur AMD EPYC Rome Performance vs Intel Cascade Lake en 2S

Avec SANDRA détectant «16 x 16 Mo L3» pour Rome à 64 cœurs, il est fort probable que chacun des chiplets à 8 cœurs possède deux parties de cache L3 de 16 Mo et que ses 8 cœurs soient divisés en deux CCX à quatre cœurs. coeurs avec 16 Mo de cache L3 chacun. Cette duplication dans le cache L3 par CCX pourrait aider les processeurs à optimiser les transferts de données entre le chiplet et les E / S pour mieux fonctionner. Ceci est particulièrement important car la puce d'E / S contrôle la mémoire avec son contrôleur de mémoire DDR4 monolithique à 8 canaux.

AMD a fait de profonds changements au niveau architectural avec Zen 2, nous devrons attendre qu'ils soient mis en vente pour voir en quoi toutes ces améliorations se traduisent vraiment, mais pour l'instant ça a l'air plutôt bien.

Techpowerup font