Tiger Lake: 10 nm de puces contiennent 50% de cache L3 en plus

Tiger Lake-U proposera une augmentation de 50% de la capacité de cache L3, qui passera de 8 Mo à 12 Mo, car @ InstLatX64 a publié un vidage de processeur sur Twitter. Cela signifie une augmentation allant jusqu'à 3 Mo de cache L3 par cœur.

Tiger Lake-U présentera une augmentation de 50% de la capacité du cache L3

Comme prévu, le modèle Tiger Lake-U est un processeur 4 cœurs avec HyperThreading. L'image publiée révèle également que l'échantillon d'ingénierie fonctionne à 3, 4 GHz, une fréquence respectable pour un modèle de pré-production.

L'image contient également un tas d'indicateurs représentant les jeux d'instructions pris en charge. Il confirme la prise en charge d'AVX-512 en tant que Sunny Cove, mais ne semble pas avoir le drapeau avx512_bf qui serait attendu s'il avait pris en charge bfloat16 comme les processeurs Cooper Lake Xeon au début de l'année prochaine.

Le vidage montre que le quad-core Tiger Lake-U dispose de 12 Mo de cache L3 total, soit une augmentation de 50%. Cela correspond à la refonte du cache qu'Intel avait révélée pour Willow Cove, le cœur du processeur de Tiger Lake, bien que la refonte du cache impliquera probablement des changements supérieurs à une simple augmentation de taille. Par exemple, un cache plus grand a une latence plus élevée, il y aura donc probablement un ajustement inférieur du capo.

Tiger Lake devrait sortir l'année prochaine. Ces processeurs comporteront également les graphiques intégrés Gen12 'Xe', qui auront une nouvelle fonction d'affichage et une mise à jour majeure du jeu d'instructions. Nous vous tiendrons informés.

Tomshardware font