Epyc Rome, des images et plus de détails sur le processeur le plus avancé d'Amd

Les processeurs EPYC Rome de deuxième génération d'AMD ont été lancés en août, et depuis lors, nous obtenons plus de détails sur la puce elle-même et ses fonctionnalités. Les derniers détails de la baie d'E / S, y compris les gros plans, ont été révélés par Hardwareluxx , nous donnant un meilleur aperçu de la puce de serveur AMD la plus innovante à ce jour, composée de 8, 4 milliards de transistors.

EPYC Rome est composé de 8, 34 milliards de transistors

AMD a récemment commencé à révéler de nombreux détails pour ses processeurs EPYC Rome de deuxième génération. Les processeurs AMD EPYC Rome sont constitués d'une conception à 9 matrices également connue sous le nom de MCM (Multi-Chip-Module). Les 9 baies incluent huit CCD (Compute Core arrays) et un seul IOD (input / output array). Chaque CCD est composé de deux CCX (Compute Core complexes) qui incluent quatre cœurs Zen 2 avec leur propre cache L2 et un cache L3 partagé. Les huit CCD se connectent à la baie d'E / S.

Chaque CCD mesure 74 mm2 et est composé de 3, 9 milliards de transistors. L'IOD présenté dans Ryzen a une taille de matrice de 125 mm2 et est composé de 2, 09 milliards de transistors. L'IOD qui apparaît dans l'EPYC est composé de 8, 34 milliards de transistors et mesure 416 mm2. L'IOD combiné avec le 8 Zen 2 CCD mesure 1008 mm2 alors qu'il est composé de 39, 54 milliards de transistors.

Visitez notre guide sur les meilleurs processeurs du marché

Maintenant, l'IOD qui apparaît sur celui-ci est beaucoup plus grand que celui qui apparaît sur les processeurs Ryzen. La puce est compatible PCIe 4.0, située sur les côtés de l'IOD. La capacité de l'EPYC de deuxième génération est de 162 pistes PCIe. Les zones de matrice supérieure et inférieure ont quatre canaux de mémoire DDR4 72 bits.

EPYC Rome est déjà utilisé sur certains des serveurs les plus puissants du monde, et AMD espère continuer à augmenter sa part de marché des serveurs avec ces puces.

Wccftech font