Tsmc va commencer à fabriquer des puces 3D `` empilées '' en 2021

TSMC continue de regarder vers l'avenir, confirmant que la société commencera la production de masse des prochaines puces 3D en 2021. Les nouvelles puces utiliseront la technologie WoW (Wafer-on-Wafer), qui provient des technologies InFO et CoWoS de la société.

TSMC commencera à fabriquer des puces 3D

Le ralentissement de la loi de Moore et la complexité des processus de fabrication avancés, combinés aux besoins informatiques croissants d'aujourd'hui, ont mis les entreprises technologiques dans un dilemme. Cela a obligé à rechercher de nouvelles technologies et alternatives pour ne réduire que les nanomètres.

Maintenant, alors que TSMC se prépare à produire des processeurs en utilisant ses conceptions de processus 7 nm +, l'usine taïwanaise a confirmé qu'elle passerait aux puces 3D en 2021. Cette modification permettra à vos clients de "superposer" plusieurs CPU ou GPU dans le même package, doublant ainsi le nombre de transistors. Pour ce faire, TSMC connectera les deux tranches différentes de la matrice à l'aide de TSV (Through Silicon Vias).

TSMC connectera les deux tranches différentes de la matrice à l'aide de TSV

Les matrices empilées sont courantes dans le monde du stockage, et TSMC WoW appliquera ce concept au silicium. TSMC a développé la technologie en partenariat avec Cadence Design Systems, basée en Californie, et cette technologie est une extension des techniques de production de puces 3D InFO (Integrated Fan-out) et CoWoS (Chip-on-Wafer-on- Substrat) de l'entreprise. L'usine a annoncé WoW l'année dernière, et maintenant ce processus est confirmé pour une production d'ici 2 ans.

Il est très probable que cette technologie utilisera pleinement le processus de 5 nm, ce qui permettra à des entreprises comme Apple, par exemple, d'avoir des puces allant jusqu'à 10 milliards de transistors avec une surface similaire à celle de l'A12 actuel.

Wccftech font