Tsmc parle de son processus de fabrication à 5 nm finfet

Le nouveau processus de fabrication de TSN FinFET 7 nm (CLN7FF) de TSMC est entré dans la phase de production de masse, la fonderie planifie déjà sa feuille de route de processus 5 nm, qu'elle espère avoir prête en 2020.

TSMC parle d'améliorations à son processus de 5 nm, qui sera basé sur la technologie EUV

5 nm sera le deuxième processus de fabrication TSMC à utiliser la lithographie Extreme UltraViolet (EUV), ce qui permet de générer d' énormes augmentations de la densité des transistors, avec une réduction de surface de 70% par rapport à 16 nm. Le premier nœud de la société à utiliser la technologie EUV sera le 7 nm + (CLN7FF +), bien que EUV soit utilisé avec parcimonie pour réduire la complexité lors de son premier déploiement.

Nous vous recommandons de lire notre article sur l' architecture AMD Zen 2 à 7 nm qui sera présenté cette année 2018

Cela servira de phase d'apprentissage pour l'utilisation des EUV dans une large mesure dans le futur processus de 5 nm, qui offrira une réduction de 20% de la consommation d'énergie avec les mêmes performances, ou un gain de performances de 15% avec la même consommation d'énergie, contre 7 nm. Là où il y aura de grandes améliorations avec le 5 nm, c'est dans la réduction de la zone de 45%, ce qui permettra de placer 80% de transistors de plus dans la même unité de surface qu'avec le 7 nm, ce qui permettra de créer des puces extrêmement complexes avec des tailles beaucoup plus petit.

TSMC veut également aider les architectes à atteindre des vitesses d'horloge plus élevées, à cette fin, il a déclaré qu'un nouveau mode "Tension de seuil extrêmement basse" (ELTV) permettra aux fréquences des puces d'augmenter jusqu'à 25%, bien que le fabricant Il n'est pas entré dans les détails de cette technologie ni du type de puces auquel elle peut être appliquée.

Police Overclock3d